三星与SK海力士竞逐3DDRAM，争夺AI时代内存主导权

5 月 8 日消息，根据科技媒体 Wccftech 于昨日（5 月 7 日）发布的博文，为突破 10 纳米以下制程的微缩瓶颈，三星与 SK 海力士两大存储巨头正积极推进下一代 DRAM 制造工艺的研发，以期在该领域争夺行业主导地位。

据博文介绍，与处理器不同，DRAM 内存芯片必须依赖电容器来存储数据。随着制程节点不断缩小（例如 10 纳米以下的 1c 节点），电容器的尺寸难以进一步缩减，同时晶体管间距的缩小也增加了短路风险。

为了进一步提升存储密度，行业正转向 3D DRAM 技术。这种技术将传统的 2D 平面排列的 DRAM 单元改为垂直或立体堆叠的架构。其原理类似于 3D NAND 闪存，通过改变晶体管排列方向（例如水平放置或垂直堆叠），在缩小制程的同时保持电容器的容量。

然而，在技术实现路径上，三星和 SK 海力士已经分化出不同的发展路线。

三星方面计划推广 GAAFET 工艺。在处理器制造中，GAAFET 通过栅极包裹沟道来提升电流控制能力。但在 DRAM 场景中，三星必须将 GAAFET 晶体管与电容器整合在同一个单元内。为此，三星考虑借鉴 NAND 闪存的设计，将负责读写操作的控制电路置于存储阵列下方。

相比之下，SK 海力士选择了 4F2 架构。这一方案将晶体管垂直堆叠，同样使用栅极材料包裹晶体管，而接收电容器数据的组件则放置在晶体管柱下方。这种结构与 GAAFET 有相似之处，但其空间布局逻辑截然不同。

该媒体指出，尽管两大巨头的路线分化明显，但它们的目标是一致的：率先实现技术量产，并推动自家方案成为下一代 DRAM 的行业标准。谁能率先跑通工艺并提升良率，谁就能在 AI 时代的内存市场中占据主导地位。

TSMC 2nm 芯片示意图

来源：IT之家